El diseño de hardware con VHDL o Verilog se parece más a la programación actual. Sin embargo, veo que los miembros de SO no están hablando tan activamente sobre la programación de VHDL/Verilog. ¿Hay a
Estoy trabajando en un proyecto en SystemC y quiero incorporar pruebas unitarias. ¿Es posible utilizar marcos de prueba de unidades existentes con SystemC? Lo pregunto porque parece que los módulos Sy