fpga

7El calor

2Respuesta

Ideas para un decodificador flexible/genérico en VHDL

Quiero crear un decodificador de dirección que sea lo suficientemente flexible como para que lo use cuando cambie el número de bits del selector y de las señales de salida descodificadas. Así, en luga

vhdl fpga xilinx 2011-01-24

---

25El calor

4Respuesta

Algoritmos Los FPGA dominan las CPU en

La mayor parte de mi vida he programado CPU; y aunque para la mayoría de los algoritmos, el gran tiempo de ejecución de Oh sigue siendo el mismo en las CPU/FPGA, las constantes son bastante diferentes

algorithm cpu fpga 2010-05-25

---

6El calor

2Respuesta

FPGA Place & Route

Para programar FPGAS, ¿es posible escribir mi propio lugar & route routines? [El punto no es que el mío sería mejor; el punto es si tengo libertad para hacerlo] o ¿el lugar & envía la salida de la eta

fpga 2010-05-29

---

16El calor

4Respuesta

Error al agregar std_logic_vectors

Quiero tener un módulo simple que agregue dos std_logic_vectors. Sin embargo, al usar el código a continuación con el operador + no se sintetiza. library IEEE; use IEEE.std_logic_1164.all; use IEEE.

vhdl fpga 2010-10-28

---

6El calor

1Respuesta

Cómo transmitir un pequeño video en spartan 3e fpga?

Al usar el tutorial cosmiac 13 http://www.cosmiac.org/tutorial_13.html e ISE 10.1, el archivo pdf muestra cómo generar una imagen y puede descargar el proyecto haciendo clic en el primer archivo .zip.

memory image-processing video-processing vhdl fpga 2011-07-13

---

6El calor

1Respuesta

¿Cómo configurar Eclipse para el diseño de FPGA en VHDL y Verilog)?

Soy nuevo con Eclipse, lo he usado para el desarrollo de SW y en el entorno de Altra para el procesador Nios. Pero ahora, tengo un proyecto bastante grande que debo administrar y me gustaría utilizar

eclipse eclipse-plugin vhdl verilog fpga 2012-06-28

---

8El calor

2Respuesta

Manipulación del tipo de datos de 80 bits en C

Estoy implementando algún algoritmo criptográfico en C que implica una clave de 80 bits. Una operación particular implica una rotación que cambia la clave x número de bits. He intentado el tipo doble

c cryptography rotation fpga bit-shift 2012-03-24

---

5El calor

1Respuesta

relación entre el flop y la metaestabilidad

Al hacer conversiones de dominio de reloj (tasa coincidente) usualmente duplicamos los datos para evitar estados metaestables. Doble flopping solo reduce la probabilidad de meta-estabilidad. Triple fl

fpga asic 2012-08-22

---

5El calor

4Respuesta

¿Es necesario registrar las entradas y salidas de cada núcleo de hardware?

Soy consciente de la necesidad de sincronizar todas las entradas a un FPGA antes de usar esas entradas para evitar la metaestabilidad. También soy consciente de la necesidad de sincronizar señales que

fpga 2011-12-19

---

5El calor

3Respuesta

¿Define explícitamente cómo se usan las LUT y las divisiones en la herramienta Xilinx XST?

Estoy tratando de implementar un comportamiento muy específico de las LUT y las divisiones, escritas en VHDL para Xilinx Virtex 5 FPGA sintetizadas con las herramientas XST. No sé si puedo lograr mi c

vhdl fpga xilinx 2011-03-02

---