2009-06-17 11 views

Respuesta

4

Echa un vistazo opencores.org.

+0

Quiero el componente de muestra como sumador completo. es este sitio proporcionar eso. gracias. – alsadk

+0

¿Alguien sabe si el código de la licencia de opencores.org requiere que su proyecto final de vhdl se publique como fuentes abiertas también? – JeffV

+0

http://www.opencores.org/?do=faq vaya a Licencias. – alsadk

3

También puede consultar http://www.freemodelfoundry.com/ para los módulos VHDL y Verilog.

Sólo por el sumador completo que puedo escribir aquí mismo;)

entity full_adder is 
    port(
     a, b, cin: in BIT; 
     sum, cout: out BIT); 
end full_adder; 

architecture gate_level of full_adder is 
begin 
    sum <= (a xor b) xor cin; 
    cout <= ((a and b) or (a and cin)) or (b and cin); 
end gate_level; 

ACTUALIZACIÓN: herramienta como Aldec Active-HDL tiene generador de IP-Core. Puede seleccionar diferentes núcleos, parámetros de entrada y obtener el componente VHDL o Verilog listo para usar. Aldec proporciona licencias para estudiantes de forma gratuita. Check out http://www.aldec.com/Company/University.aspx

+0

Gracias quiero componentes listos para usar como full_adder ... etc. Gracias por el código full_adder. – alsadk

1

Como dice David, opencores.org es un buen punto de partida. Otro proyecto interesante es el procesador LEON3 y su biblioteca Gaisler relacionada, disponible como proyecto de código abierto desde http://www.gaisler.com

Cuestiones relacionadas