Defina las variables de compilación basadas en el objetivo para

Question

mi archivo fuente C++ busca una variable específica pasada desde el archivo MAKE. cuando se hace un objetivo diferente, esta definición de variable es diferente.

¿Cómo puedo definir una variable en Makefile en función del objetivo?

Gracias

Answer 1

Qué quiere decir algo como esto:

$ cat Makefile 
BUILD := debug 

cxxflags.debug := -g -march=native 
cxxflags.release := -g -O3 -march=native -DNDEBUG 
CXXFLAGS := ${cxxflags.${BUILD}} 

all : 
    @echo BUILD=${BUILD} 
    @echo CXXFLAGS=${CXXFLAGS} 

.PHONY : all 

Salida:

$ make 
BUILD=debug 
CXXFLAGS=-g -march=native 

$ make BUILD=release 
BUILD=release 
CXXFLAGS=-g -O3 -march=native -DNDEBUG 

Answer 2

Puede utilizar target-specific variable values, que se propagan a Target requisitos previos:

all : foo bar 
foo : CXXFLAGS += -DFOO 
bar : CXXFLAGS += -DBAR 

foo bar : 
    @echo target=$@ CXXFLAGS=${CXXFLAGS} 

.PHONY : all